عنوان مقاله ترجمه شده:تغییرات در فلیپ فلاپ های سیماس در ابعاد نانومتری .بخش اول : اثر تغییرات ضمن ساخت بر روی زمان بندی
عنوان انگلیسی مقاله ترجمه شده:Variations in Nanometer CMOS Flip-Flops: Part I—Impact of Process Variations on Timing
سال انتشار مقالهنام ژورنالتعداد صفحات مقاله ترجمه شده
2015IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS23, 9
چکیده فارسی:در این مقاله به طور جداگانه در بخش های اول و دوم تاثیر تغییرات بر روی فلیپ فلاپ با یک لبه ی تریگر به صورت مقایسه ای بر روی محدوده ی وسیعی از توپولوژی های پیشرفت های اخیر اندازه گیری شده است. تحلیل ما صریحا منابع اصلی دگرگونی را در نظر می گیرد مانند فرآیند ساخت ،ولتاژ و دما و همچنین شبکه ی پالس ساعت(تغییر شیب پالس ساعت). برای هر توپولوژی تغییرات عملکرد، مقاومت در برابرhold violations ،انرژی و نشت؛ به صورت آماری اندازه گیری و مقایسه شده اند. تاثیر عوامل پارازیتی چینش(Layout) به وضوح چرخه ی طراحی مدار را شامل می شود. نتایج ارائه شده دستور العمل های روشنی را برای انتخاب توپولوژی های فلیپ فلاپ تغییر-آگاه فراهم می کنند و میزان تغییرات حین ساخت را قبل از طراحی دقیق مدار تخمین می زند. همچنین این تحلیل درک عمیق تری از حساسیت در مقابل تغییرات را برای توپولوژی های موجود در مقابل محدوده ی وسیعی از اندازه ها و بار ها امکان پذیر می سازد. به صورت جزیی بخش اول روش و توپولوژی های مورد هدف را معرفی می کند و اثر تغییرات حین ساخت را بر زمابندی فلیپ فلاپ نشان می دهد.
چکیده انگلیسی:In this paper, split into Part I and II, the impact of variations on single-edge triggered flip-flops (FFs) is comparatively evaluated across a wide range of state-of-the-art topologies. The analysis explicitly consider s fundamental sources of variations such as process/voltage/temperature (PVT), as well as the clock network (clock slope variations). For each topology, the variations of performance, robustn ess against hold violations, energy and leakage are statistically evaluated and compared. The impact of layout parasitics is explicitly included in the circuit design loop. The presented resul ts provide well-defined guidelines for variation-aware selection of the flip-flop topologies, and estimates for early budgeting of variations before detailed circuit design. Also, the analysis en ables a deeper understanding of the sensitivity to variations of existing topologies across a wide range of sizes and loads. In particular, this Part I introduces the methodology, the targete d flip-flop topologies and investigates the impact of process variations on flip-flop timing
کلمات کلیدی مقاله: , , , , ,
دانلود اصل مقاله ترجمه نشده افزودن به سبد خرید